clock

-1熱度

1回答

我不知道爲什麼我只是通過創建一個新的時鐘對象來得到一個錯誤

我收到一個錯誤，說「無法實例化類型時鐘」，我不知道爲什麼。 import java.time.Clock; public class TS1 { public long getTime(){ Clock c = new **Clock**(); //Error occurs here for bold Clock return c.millis();

java time clock 2016-04-16

---

6熱度

1回答

C++ 11：一秒

增量time_point如果我有一個 std::chrono::steady_clock::time_point t1 = std::chrono::steady_clock::now(); 變量，我怎樣才能定義另一個time_point可變t2，使得它代表恰好1秒的t1後的時間點？ 類似於auto t2 = t1 + "1s"。我應該用什麼來取代「1」？

c++11 clock chrono 2016-04-21

---

0熱度

1回答

根據時間改變textview

我想改變我的TextView內容取決於日期&時間，目前我有一個文本視圖輸出日期和時間，我想另一個文本視圖來看看它，如果它大於17 ：00和日期是2016年4月24日，然後它將文本更改爲關閉。或者我可以使用我的textview看起來的文本時鐘？ //顯示當前日期和時間 TextView tv = (TextView) findViewById(R.id.textView4); Simple

android textview android-textview clock 2016-04-23

---

1熱度

1回答

如何在設定的時鐘週期內運行模擬

全部， 我是VHDL的新手。我有一個工作設計，但是我的模擬一直運行直到我取消模擬。在測試平臺中，如何在x個時鐘週期後停止模擬？這是否在時鐘進程中完成？ clk_process :process begin clk <= '0'; wait for clk_period/2; clk <= '1'; wait for clk_period/2; e

vhdl simulation clock cycle 2016-04-26

---

0熱度

2回答

vhdl

的時分（週期）選擇我目前正在做一個VHDL項目，其中有一個計數器需要在100ms或1000ms內更新，如果按下一個鍵。 例子： If Key3=0 then c=c+1 (100ms) elsif key3=1 then c=c+1 (1000ms) 我想知道如何做到這一點的VHDL。 我相信我應該使用一個進程（時鐘，Key3），但我不知道如何使計數器增加基於期限。 在此先感謝！

process case vhdl clock period 2016-04-26

---

1熱度

3回答

如何不斷更新當前時間的標籤？

我使用的代碼 int pp = DateTime.Now.Hour; 以下行，它是確定。我寫 label1.text=pp.tostring(); 覈查和它的作品，但如果我打開我的形式在19:59（例如）在LABEL1出現19並在一分鐘後，當時鍾08:00，在label1的值沒有變化，仍然出現19，而不是20。 之後，如果我關閉表單並重新打開它，label1中的數字是20。 如何在date

c# datetime clock hour 2016-04-27

---

-1熱度

1回答

如何從今天的日期倒數到未來的Android應用中的特定日期？

我想知道是否有一種方法可以從現在的日期倒數到將來的指定日期。我想該應用顯示的時間等： 000D：00H：00米：00秒 我已經到處找，但沒有人對我怎麼能做到這一點清楚地解釋。我是Android應用開發新手，這只是我正在開發的一個小項目。所有的幫助非常感謝。謝謝。

android countdown clock 2016-04-27

---

-1熱度

1回答

如何實現貪睡

我有設計的java鬧鐘與數字和analoge時鐘..我需要一個代碼貪睡，如果貪睡（每5分鐘後警報響一分鐘，直到按下鬧鐘按鈕）.. 否則，如果打盹關閉（警報響後一分鐘或直到那個一分鐘內按下報警開關按鈕）

java eclipse windows macos clock 2016-05-01

---

-2熱度

1回答

VHDL for循環總是給我相同的值

我想要做的是添加元素0+11，然後1+10，然後2+9，並像所有其他人一樣，但是當我模擬時，它只需要第一個元素（ 0,11）。我還認爲在一個時鐘事件中採取這些值是個好主意，但我不確定。 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use ieee.std_logic_unsigned.all; entity Sumador is Port (cl

loops for-loop vhdl clock rom 2016-05-03

---

1熱度

1回答

使用rising_edge對非時鐘信號的不良做法是什麼？有替代品嗎？

我正在研究VHDL設計，我已經開始工作了，但代碼非常醜陋，而且我似乎試圖圍繞語言的設計來實現我的目標，這讓我感覺有點不對勁。我對VHDL相當陌生，但我一直在爲這個項目的小塊工作近一個月，所以我有了一個總體想法。但是，這部分有點複雜。 我需要一個過程，它將在信號的上升沿（END_ADC）後創建一個時鐘週期的長脈衝（LOAD_PULSE），但直到從該信號的最後一個上升沿開始經過4個時鐘週期（END_A

syntax vhdl clock 2016-05-04

---