在vivado中使用testbench.vhd文件

Question

我最近發佈了一些關於這個任務的東西，但是我碰到了另一個絆腳石，似乎找不到解決方案。我有一個4位模擬模擬器，但我需要使用老師提供給我的預先寫好的測試臺。我按照說明導入了測試平臺文件，並在源文件屬性中取消選擇合成旁邊的複選標記。

由testbench源文件檢測到的我的被測單元是我的項目的實體.vhd文件，所以一切都應該沒問題，只是當我模擬程序時，它只是模擬正常情況下在tcl控制檯中沒有輸出關於構成測試平臺的任何斷言。

我明顯地搜索了一些關於如何做到這一點的更多說明，但我無法獲得有關vivado軟件的具體說明。它談到了xilinx，並且有一個流程窗口，Vivado無處可見。我不明白爲什麼這個看起來很簡單的事情讓我想了很久。沒有任何語法錯誤，它在編譯器窗口附近的消息中說測試平臺正在被解析。以下是vivado IDE中我的文件結構的截圖。

誰能告訴我如何做到這一點？

感謝，

西蒙。

Answer 1

當你模擬時，它將使用任何設置的頂層仿真實體作爲該仿真的頂層。在您的圖像中，在項目層次結構中選擇了測試平臺，但UUT被設置爲頂層模塊。你需要右鍵點擊你的測試臺，然後選擇'Set as Top'。