VHDL編碼風格和最佳實踐參考指南

您是否有任何人知道一個好的VHDL編碼風格指南和良好實踐指南？用sw有很多材料，但是用VHDL我沒有看到一個參考例子。我認爲，因爲每個製造商都有自己的綜合工具，並且代碼解釋發生了變化。VHDL編碼風格和最佳實踐參考指南

我正在尋找一本簡短的指南，而不是一本大書。

謝謝！

2016-11-17 ferdepe

可能有[硬件描述語言（Verilog，VHDL等）的最佳實踐]的重複]（http://stackoverflow.com/questions/326880/what-are-the-best-practices-for-hardware -description語言-的Verilog-VHDL-ET） –

總的來說，我還算經常使用的快速參考指南是

http://allaboutfpga.com/category/vhdl/那裏的例子有很好的語法和評論，它主要是優化VHDL和對學習更面向，因此，可能會或可能不會很有幫助。

如果您使用的是Xilinx工具，它們包含的模板可用於您可能遇到的各種操作或情況。如果您想避免使用Reuse Methodology（https://www.amazon.com/Reuse-Methodology-Manual-System-Designs/dp/1402071418/ref=dp_ob_title_bk）或設計人員指導VHDL。

其他經常被人理解的經驗法則就像在端口上使用std_logic's，爲可讀性列表，輸出註冊和模塊化儘可能。

來源

2016-11-17 20:24:01

VHDL編碼風格和最佳實踐參考指南

回答

相關問題