我的VHDL代碼非常簡單的問題。我已經定義了下面的代碼:VHDL中的陣列類型不匹配
type irf_array is array(0 to 1) of integer;
signal index : std_logic;
....
index := input(5);
out := irf_array(index);
當試圖編譯這個簡單的代碼fragement我收到以下錯誤:
Error: array index type mismatch [6.4]
所以我想知道如果任何人有一個想法,我怎麼可以使用STD_LOGIC值作爲我的數組的輸入。
非常感謝!
爲了尊重那些誰可能需要花時間來解決,你無法自己解決問題,我想建議,以避免其描述預先稱爲「非常簡單」。 – 2011-03-11 14:46:21