是否可以在ModelSim中的模擬上編寫驗證過程？

Question

我使用ModelSim來設計和模擬CPU體系結構。對於像我這樣知道這一點的人來說，您可能也意識到，在試圖處理所有這些信號時，驗證模擬數據是非常困難的。

有沒有辦法自動運行模擬並執行一些驗證過程，以查看我得到的數據是否正確？

例如，我有一個特定的組件，當一個信號刺激時，在下一個時鐘，將返回否定信號。我想驗證這一點。怎麼樣？ （當然不需要手動檢查屏幕上的信號）。

三江源

Answer 1

是的，作爲自檢測試平臺這是衆所周知的。我們的想法是編寫一個新的VHDL文件，在其中實例化要測試的組件，對組件應用激勵並使用聲明驗證輸出。做到這一點的基本途徑與斷言聲明，就像這樣：

assert my_signal = x"3456" report "my_signal has the wrong value!" severity ERROR; 

也可以嘗試尋找到PSL，這是用於驗證的VHDL代碼的行爲另一種語言。 Modelsim支持VHDL斷言和PSL。