verilog在modelsim中的模擬結果

對於我的任務，我需要在modelsim中的日誌文件中獲取verilog仿真的結果。我截取了波形窗口的截圖。除此之外，我還將打印出來的成績單窗口。verilog在modelsim中的模擬結果

有什麼辦法來存儲談話到日誌文件？

請解釋的命令來存儲我的Verilog仿真的結果。

2017-07-19 Poornima Bhat

副本你問如何使用系統任務'$ display'，' $ monitor'，'$ fopen'，'$ fdisplay'，'$ fclose'等等。 – Greg

是的，當我使用$ display這樣的任務輸出寫入到腳本窗口。我採取了抄錄窗口的截圖。除此之外，當我在互聯網上搜索時，我看到類似-logfile的命令 | -l （可選）生成編譯的日誌文件。 -logfile - 將轉錄數據保存到。但該命令不適用於我。我創建了一個文件並指定了路徑，但輸出沒有寫入它。請說明如何記錄我的模擬結果 –

一個.VCD文件是包含所有可用於調試仿真有用的仿真波形信息的IEEE 1364-1995標準文件。它包含了設計中的所有信號，因此如果需要在波形窗口中添加信號，則不需要重新運行模擬。在談話窗口

2）指定VCD文件名

語法成功

1）編譯和負載設計：VCD文件.VCD

要創建一個文件.VCD

3）啓用VCD下一個所需的實例來轉儲信號

語法：VCD加/ *

注意：該命令不轉儲子實例的信號

    Enable VCD for encrypted instances will generate warnings

4）運行仿真生成VCD數據庫

5）退出仿真

語法：quit sim

爲了能夠在波形的ModelSim窗口中.VCD文件中顯示的信號：

1) Convert VCD to WLF format in ModelSim

語法：vcd2wlf

注：如果轉換失敗，大部分時間是由不存在的實例路徑引起的。確保在步驟3中指定所需的實例路徑是正確的

2）退出當前的ModelSim會話（需要的ModelSim用於生成正確VCD文件）

3）的ModelSim會話並打開創建的WLF文件步驟1

文件菜單 - >打開 - > file2。WLF

4）在對象窗口進行調試選擇信號，並將其添加到波形窗口

答案是 https://www.altera.com/support/support-resources/knowledge-base/solutions/rd07062010_692.html

來源

2017-07-21 15:07:03

verilog在modelsim中的模擬結果

回答

相關問題