VHDL案例語句中的值隨機陷入一定的值

-1

我最近一直在嘗試在vhdl中製作自動售貨機的代碼。開始得到一些奇怪的錯誤，並設法縮小到我的顯示值正在更新。該代碼基本上假設能夠在7段顯示器的顯示格式之間切換。我會說它的工作原理應該是大部分，但似乎隨機凍結我修改了代碼，發現如下，有點用於調試，並注意到case語句中的值被卡住了一定的值。其餘的代碼可以持續運行，所以我可以重置並重新運行。下面是有問題的代碼VHDL案例語句中的值隨機陷入一定的值

library IEEE; 
use IEEE.STD_LOGIC_1164.ALL; 
use IEEE.NUMERIC_STD.ALL; 

entity display_switch is 
Port ( clk : in STD_LOGIC; 
    reset: in STD_LOGIC; 
    number : in STD_LOGIC_VECTOR (13 downto 0);-- unsigned binary number 
    hexid : in std_logic_vector(15 downto 0); -- hex representation 
    sel : in std_logic;    
    an : out std_logic_vector(3 downto 0);  
    seg : out STD_LOGIC_VECTOR (6 downto 0); -- 7 segment display 
    dp,Led,Led1,Led2 : out std_logic); 
    end display_switch; 

    architecture bhv of display_switch is 


type button_state is(dec,hex,deb); -- states for display formats             
signal current_display,next_display : button_state; 


process(clk, reset) 
begin 

if reset = '1' then  -- asynchronous reset 
current_display <= dec; 
next_display <= hex; 
decp <= '1';   -- decimal point 


elsif rising_edge(clk) then 
    segm_display <= hexid; 

case current_display is 
when dec =>  Led2 <= '1'; 
      Led1 <= '0'; 
      Led <= '0'; 
      decp <= '0'; 

      next_display <= hex; 
     if sel = '1' then 
     current_display <= deb; 
     end if; 
when hex => Led2 <= '0'; 
     Led1 <= '1'; 
     Led <= '0'; 
     decp <= '1'; 

     next_display <= dec; 
     if sel = '1' then 
     current_display <= deb; 
     end if; 
when deb => Led2 <= '0'; 
     Led1 <= '0'; 
     Led <= '1'; 

     if sel /= '1' then 
     current_display <= next_display; 
     end if; 
when others => current_display <= dec; 
end case; 
end if; 
end process; 
end bhv;

基本上發生的事情是，在case語句的輸出值要麼全部陷在「1」或全部陷在「0」。

謝謝

來源

2013-07-01 hops1

你對下一個狀態的計算是可疑的。如果您正在使用同步過程（就像您的確在這樣做），則不需要next_display信號。改爲將下一個狀態值分配給current_display。

來源

2013-07-01 21:10:54 Philippe

我仍然需要一些if子句來知道我之前的顯示是什麼，所以我知道下一步該怎麼做。 – hops1

我發現了這個問題。這是「sel」輸入變量的時間問題。

增加了一個信號來存儲上升時鐘沿的值。

temp <= sel;

然後使用該臨時變量代替。

來源

2013-07-01 21:24:21 hops1

您的示例代碼幾乎不是清晰的示例，也不會導致有人幫助您找到解決方案。對sel的賦值在代碼示例，進程語句以及結構體缺少結束語句的情況下，有兩個缺失聲明（decp和segm_display），架構體缺少begin語句。此外，您對current_display case語句的選擇已涵蓋button_state的所有值。其他選擇是多餘的。 – user1155120

是的，謝謝，我遺漏了一些代碼，因爲這是唯一有趣的部分。 – hops1

添加了最後一個多餘的案例，因爲我認爲這是導致錯誤。我很快就錯過了結束語。無論如何，我設法找到問題，謝謝無論如何 – hops1

VHDL案例語句中的值隨機陷入一定的值

回答

相關問題