無法在verilog中輸出文件中輸出所有32行輸出

Question

我正在嘗試編寫一個測試臺，它將從文件讀取和評估的所有值輸出到文本文件中。但我只能在輸出文件中獲得1行而不是32行。有人可以點亮一些光線嗎？

`timescale 100ns/1ps 
module multtest; 

reg clk,reset; 
reg signed [7:0] a, b; 
reg signed [15:0] result,res; 
integer fread, fw; 
reg [7:0] in_a, in_b; 
reg [47:0] in_r; 
wire signed[15:0] result1; 

mult mult_0 (.clk(clk) , .reset(reset), .A(a), .B(b), .result(result1)); 

initial 
begin 
fread = $fopen ("goldenresult","r"); 
fw = $fopen ("goldresult.txt","w"); 
clk = 1'b0; 
reset = 1'b1; 
#200; 
reset = 1'b0; 
#200; 
reset = 1'b1; 
end 
always 
#2.5 clk = ~clk; 

//conditon for reset 
always @ (reset == 1'b1) 
begin 
a <= 0; 
b <= 0; 
result <= 0; 
end 


always @(posedge clk) 

begin 

//Verifying the result when testmode = 0 and reset = 0 

     if (reset == 1'b0) 
      begin 

       while ($fscanf(fread, "%s = %b, %s = %b, %s = %b", in_a, a, in_b, b, in_r, result) != 6) begin end 

        $display ("a = %b, b = %b, result = %b", a, b, result); 

        end 
      end 

/*always @(posedge clk) 
@(negedge reset) 

if (reset == 1'b0) 
      begin 

       while ($fscanf(fread, "%s = %b, %s = %b, %s = %b", in_a, a, in_b, b, in_r, result) != 6) begin end 

$fwrite(fw, "%s = %b, %s = %b, %s = %b", in_a, a, in_b, b, in_r, res); 

end*/ 
endmodule 

我已經註釋了應該寫的代碼部分。我做錯了什麼？輸出是以下格式：

α= 10111010，B = 00111011，結果= 0000000000000000

及其應該寫所有32條線，但雖然正確顯示在用modelsim輸出代替僅1.寫入。

Answer 1

這是行fw = $fopen ("goldresult.txt","w");創建用於寫入的新文件或將其截短爲零長度。所以在你調用$fwrite(fw, "%s = %b, %s = %b, %s = %b", in_a, a, in_b, b, in_r, res);函數的情況下，你需要重寫每個時間值。

要添加新的值，你需要使用另一種模式fa = $fopen ("goldresult.txt","a+");A +（用來追加，打開或在結束文件創建更新）

在代碼中，它看起來像：

fa = $fopen ("goldresult.txt","a+"); 
$fwrite(fa, "%s = %b, %s = %b, %s = %b", in_a, a, in_b, b, in_r, res); 

，不要忘記關閉文件$fclose(fa);

Answer 2

的問題是，你正在做的，而循環的方式。在while循環行的末尾有begin end。這意味着while循環中唯一發生的事情就是正在測試的條件（$fscanf）。您還希望$fwrite處於while循環中，因此您需要在寫入後放置end。

另一個問題是，你正在測試!= 6而不是你應該繼續while循環時== 6。

你也說過你想在每次輸出後回車，所以你應該使用$fdisplay而不是$fwrite。它們之間的唯一區別是包含回車符。

while ($fscanf(fread, "%s = %b, %s = %b, %s = %b", in_a, a, in_b, b, in_r, result) == 6) begin 
    $fdisplay(fw, "%s = %b, %s = %b, %s = %b", in_a, a, in_b, b, in_r, res); 
end