VHDL/Verilog：訪問HDMI端口

我剛剛買了一塊新的主板。VHDL/Verilog：訪問HDMI端口

http://www.digilentinc.com/Products/Detail.cfm?NavPath=2,400,836&Prod=ATLYS

正如你所看到的，我有兩個HDMI輸入和單板上的兩個HDMI輸出。

我想要做的是取一個HDMI輸入並對1080p信號執行一些轉換。具體來說，我想讓屏幕中央的像素略微不明亮，並且屏幕邊緣的像素更亮。然後這個新信號輸出到其中一個HDMI輸出端口。

我真的不知道該怎麼做 - 我對FPGA設計很陌生。

我是否需要獲得一些IP，或者我可以使用標準工具自己完成這項工作嗎？我有Xilinx ISE webpack。

任何瞭解大爲讚賞，

來源

2012-10-07 Eamorr

「不是一個真正的問題」？你們有什麼關於？我在問如何訪問HDMI端口，並至少得到了一個非常有用的答案。投票重新開放。 – Eamorr

通常有你兩個選擇：
1）你可以繼續前進，在您選擇的HDL實現自己的HDMI接收器/發射器模塊。但是出於你的目的，這似乎太耗時，太過於矯枉過正，因爲你想要做的只是「改變一些像素值」。
我也不會推薦這個給HDL/FPGA領域的初學者。
據我所知，HDMI規範也不可用，所以這可能不是最便宜的解決方案。
2）使用現有的IP核。您是否檢出了digilent頁面底部的「支持文檔」（您的問題中的鏈接）？似乎有存在的reference design其中「 接受一個HDMI輸入，緩衝輸入幀到內存中，然後輸出緩衝區到另一個HDMI端口。」
如果你必須使用EDK必要的許可證（嵌入式開發Kit）這個參考設計應該包含你正在尋找的東西。
但即使你想要一個純粹的HDL解決方案，看看EDK解決方案附帶的HDL源文件也無妨。
EDK的完整許可證也需要支付費用，但是您可以從Xilinx獲得免費的30天評估許可證。

最後，互聯網上有很多免費的IP核可用，例如，在OpenCores.org。

編輯：我剛發現這個Xilinx論壇條目Understanding DVI/HDMI and Atlys可能涵蓋了您面臨的一些問題。

來源

2012-10-07 18:38:03 damage

真的有用的信息。非常感謝。你知道賽靈思ISE Webpack是否足以完成這項工作？ – Eamorr

Webpack schould帶來了您需要的所有工具，但正如上面提到的使用參考設計，您至少需要獲得EDK的評估許可證（如果您沒有，可以創建Xilinx用戶帳戶，您可以自己生成許可證在你的賬戶選項中）。 – damage

我想我會去找EEE傢伙問他們是否可以使用他們的一臺機器...... – Eamorr

VHDL/Verilog：訪問HDMI端口

回答

相關問題