比較FPGA與ASIC設計

Question

我有一個基本問題。我爲某些媒體應用程序生成了一些FPGA映像，現在我想將我的結果與性能&區域中的相同算法的ASIC實現進行比較。我聽說這種比較沒有意義，因爲它比較了蘋果和橘子。但是我聽說過Gate-equivalence度量，不能用於比較的原因？

感謝

Answer 1

柵等效指標可能讓你到一個數量級之內 - 如果這是配不上你？問題是4輸入LUT可以實現單個與門，或代表幾個門的複雜4輸入函數。或者（在賽靈思芯片中），它可以是一個16位內存的移位寄存器。它有一個觸發器連接到它的輸出端（伴隨着控制信號等等......另外幾個門）。如果你使用Block存儲器或者DSP模塊，它們更難以量化。

當你說你要比較性能和麪積，你真的意味着「成本」？這是一個潛在的產品，有數百萬個銷售單位，或者「僅僅」幾千個？ ASIC NRE很大！

您可以優化您的FPGA設計的成本，但是這可能是不夠好，這取決於你的卷。例如，在傳統的方式進行圖像處理而設計，可以比一個專爲認真小型FPGA使用更大的10倍，與同類應用程序的性能......如果你知道你在做什麼:)

Answer 2

由於一直指出，門等價物只是一個粗略的猜測，並不是所有這些準確的確定ASIC的面積。您可以通過不同的方式瞭解您的設計在ASIC中的性能（和成本）。您可能使用HDL（VHDL或Verilog）來實現您的設計。如果您可以訪問像Synopsys的Design Compiler（DC）這樣的綜合工具，那麼您可以將其與所提供的ASIC供應商庫之一一起用來確定面積。您還可以使用它來生成綜合後的門級網表，您可以在模擬中使用該網表來確定性能。 DC還會爲您提供有關關鍵路徑計時等信息，這些信息也可用於計算性能。

然而，DC是非常昂貴的產品，你可能會使用FPGA供應商提供的工具綜合HDL設計。您可以聯繫ASIC供應商，要求他們分析您的設計以確定性能（他們可能會使用DC--您必須願意將HDL交給他們）。他們可能傾向於這樣做，以贏得您的業務。但正如已經指出的那樣，ASIC NRE非常昂貴，所以除非您有大批量產品，否則將設計轉移到ASIC可能沒有意義。