我正在使用Xilinx Vivado在VHDL中使用類似MIPS的CPU。我有一個組件,用於我的BranchControl模塊,它是這樣的: library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity BranchControl is
Port (PL : in STD_LO
如果我做了一個I/O系統調用或更多,當我完成時,我應該做一個退出調用(代碼10)或不需要? 我打一個比方: .data
input_message: .asciiz "\nEnter an integer: "
.text
.globl main
main:
li $v0, 4
la $a0, input_message