pci

    -2熱度

    1回答

    我是DPDK中的新成員,因此在閱讀代碼時遇到一些疑問。 代碼在DPDK如下面kni_misc.c ... switch (dev_info.device_id) { **#define RTE_PCI_DEV_ID_DECL_IGB(vend, dev) case (dev): #include <rte_pci_dev_ids.h>** ret = i

    0熱度

    1回答

    我在這裏有一個Linux 4.4(我曾經工作在一個較舊的內核上,它以相同的方式失敗)與一個PCIe連接的FPGA設備和驅動程序,它們都是我自己設計的。這些在正常情況下運行良好,但現在我嘗試使它們在熱插拔條件下工作。這不是實際的硬件熱插拔,我一直在嘗試的是設備的sysfs目錄中的通常的echo 1 >remove以及之後的echo 1 >/sys/bus/pci/rescan。 設備再次出現後,我的

    0熱度

    2回答

    PCI卡可以有一些與其關聯的內存(映射到內存空間或映射到IO空間)。 現在說我們有一個PCI以太網卡(並且它使用內存映射IO),以太網卡將有一些內存作爲緩衝區來放置數據以發送線路,並且每當以太網驅動程序想要通過電線發送數據,它可以要求以太網卡這樣做。 現在我假定以太網卡映射內存的一部分是一個「命令寄存器」,並且當您向該命令寄存器寫入例如字符串"send it"時,以太網卡將向緩衝區發送緩衝區。 現

    0熱度

    1回答

    我正在使用一些片段文件作爲內核配置,目標拱是armv8,我在主要與PCI有關的配置文件中設置了一些選項,例如 CONFIG_PCI = y,CONFIG_MIGHT_HAVE_PCI等,但這些在生成的.config中不可見。 這些選項在final .config中不可見嗎?因爲我可以看到PCI支持啓用時,我做菜單配置.. 請幫我理解這一點。

    1熱度

    1回答

    「lspci」輸出中顯示的節點是否必須在設備樹中定義?我有P2041RDB的設備樹文件。因爲只爲pci創建了一個節點,即總線0.現在我已經定製了參考板並將一個pcie-pci橋連接到總線0,並且將四個pci設備連接到該橋。所以在我的lspci輸出中,顯示了六個節點。那麼我必須在設備樹中聲明它。

    0熱度

    1回答

    有幾個場景我很好奇: 從GPU1內存轉移到GPU2內存通過PCI總線 從GPU1轉移到主存儲器與DMA 從GPU1轉移到主存儲器中,而DMA 將所有這些情況下被限制到PCIe通道的由CPU所支持的總數是多少?對於英特爾系統,ARM系統?

    0熱度

    1回答

    我已經構建了一個簡單的PCI驅動程序,用於讀取和寫入數據到PCI設備。我還添加了中斷支持,所以當有PCI中斷時,調用ISR。這一切似乎工作。 我想通知中斷的外部應用程序。到目前爲止,我還沒有找到合適的機制。中斷可能隨時發生,並取決於連接到PCI設備的傳感器。 我已經發現了以下內容: - 其可以通過讀出被傳遞到KMDF驅動器,寫入 1事件對象,的IOControl命令(重疊對象) 2即插即用通知,其

    0熱度

    1回答

    我將我的cPCI板升級到adlink-3970(PCI 3.0)。機器啓動到Windows,所有驅動程序都正確安裝,包括我的PCI 2.1設備的驅動程序(即CPU能夠通過PCI總線讀取ROM)。但是,當我嘗試從我的PCI 2.1設備讀取數據時,所有寄存器都讀爲0.這兩個板不兼容? 更多信息: 我讀過,他們應該是兼容的,電氣/機械規格表明他們是。我也嘗試換入另一個CPU板,但結果相同。升級電路板的唯

    0熱度

    1回答

    當訪問PCIe bar mmio空間時,我有一個關於對齊的基本問題。訪問的地址必須是DW對齊的,並且計數必須與DW對齊? 據我所知,TLB的地址字段忽略低2位,長度單位也是DW。那麼這是否意味着上述問題是肯定的?否則CPU會爲mmio空間處理未對齊的訪問? 我想知道下面訪問閹非法與否: - READB(BAR0) - READB(BAR0 + 1) - 的ReadL(BAR0 + 1) 會發生的P

    -1熱度

    1回答

    在pci設備驅動程序中,我試圖在MIPS平臺中使用ioread32讀取PCI_COMMAND寄存器,但引發了數據總線錯誤。在傳入ioread32之前,我已驗證了有效參數。對此有何幫助?在這種情況下使用pci_bus_read_config_word是否會阻止數據總線錯誤?