pci-e

    -1熱度

    1回答

    我有一塊內存映射到系統地址空間的pcie板。 內存控制器可以接受長時間突發讀取或寫入請求。 在主機程序中,當我使用for循環讀取或寫入內存時,主機是否會自動生成突發性pcie讀取/寫入請求到我的主板? 如果不是,主機將如何發出長時間突發請求? 問候 項超

    5熱度

    1回答

    我試圖讓DMA傳輸的FPGA和x86_64的Linux機器之間的工作。 在PC端我這樣做初始化: //driver probe ... pci_set_master(dev); //set endpoint as master result = pci_set_dma_mask(dev, 0xffffffffffffffff); //set as 64bit capable ... /

    0熱度

    4回答

    我沒有運行o/s,所以我無法使用lspci(我希望lspci會從文件輸入!)來解碼pcie。我試圖瞭解功能在哪裏開始,以及如何解碼Next Cap Pointer來配置空間。我有一個十六進制轉儲(這是一個Xilinx Ultrascale FPGA,但問題是通用的)。根據Xilinx PG156第2-24頁,功能從配置空間開始的0x80開始,但0x80(0x80030001)的值似乎沒有意義,下一

    1熱度

    1回答

    我正在將平臺驅動程序代碼移植到PCIe變體,我不明白爲什麼我沒有得到/dev/條目顯示。已被修改的平臺驅動程序代碼: static dev_t first; static struct class * class; ATTRIBUTE_GROUPS(my); static int __init my_pci_init(void) { int ret; /* Creat

    2熱度

    1回答

    假設GPU有一個執行引擎和一個拷貝引擎。 當在CUDA內核中線程訪問主機內存時,它是否使複製引擎忙?它會因此阻止其他流中的設備的所有異步存儲器複製操作? 如果在CUDA內核線程內部訪問對等設備內存,它是否使兩個設備中的複製引擎都處於忙碌狀態?

    1熱度

    1回答

    在我的CUDA程序中,我看到通信時間內不同運行(高達50%)之間的巨大差異,其中包括主機到設備和設備,以便通過PCI Express爲固定內存託管數據傳輸時間。我怎樣才能解釋這種變化?當PCI控制器和內存控制器忙於執行其他PCIe傳輸時會發生這種情況嗎?任何見解/參考非常感謝。 GPU是Tesla K20c,主機是AMD Opteron 6168,12個內核運行Linux操作系統。 PCI Exp

    0熱度

    1回答

    我有這個設備節點使用mknod命令創建一個pcie驅動程序。 /dev/pciedrv 在設備節點文件打開(使用中)時刪除驅動程序時,系統崩潰。 rmmod -f pciedrv 有沒有辦法做一個優雅的退出?在關閉設備節點之前,如何處理用戶應用程序訪問文件意外終止的情況。

    0熱度

    1回答

    在Windows 8上,右鍵單擊設備管理器中的PCIE設備時,在詳細信息選項卡的屬性「PCI當前鏈接速度」下,可以讀取PCIe鏈接速度。對於PCIe鏈路寬度也可以做同樣的事情。 我想以編程方式在C#應用程序中訪問此信息。我怎麼做?通過WMI? 並將在Windows 7上的相同工作?

    2熱度

    1回答

    我有寫在/爲Linux一個相當大的PCIe驅動程序,現在我需要將它移植在FreeBSD。我還不知道BSD版本,但我認爲在這一點上它是無關緊要的,因爲我希望大致瞭解在移植過程中必須修改哪些主要項目。 好的是,驅動程序被劃分爲與操作系統無關的「庫」層(OSI)和操作系統相關的,因此它已經有了一個允許將其移植到其他操作系統上的「框架」,我希望大部分這些努力將側重於OSI方面。到目前爲止,我看到了以下工作

    0熱度

    2回答

    是否有可能通過altera在Qsys(quartus 14.0)中提供的IP核«Cyclone V Avalon-MM for PCIe»進行DMA轉移? Altera提供了一個名爲«Cyclone V Avalon-MM DMA for PCIe»的ip內核來執行dma transfert。但是這個ip-core不支持1x通道的PCIe Gen1。 「Cyclone V Avalon-MM fo