system-verilog

    2熱度

    1回答

    用於Verilog或SystemVerilog的TAP（測試任何協議）模塊

    Verilog是否有TAP（Test Anything Protocol）實現？這將是很好的，因爲那樣我就可以使用證明來自動檢查我的結果。 更新： 10/9/09：有人問爲什麼不使用斷言。部分TAP給了我一些很好的報告，例如文件數量和測試次數。它也可以用來隨着時間的推移報告進度。 10/12/09：我正在尋找一個最小的實現，包含開始和結束時的測試次數以及ok，diag和fail函數。是（）會非常好
    verilog fpga tap system-verilog asic 2009-10-08

    7熱度

    2回答

    爲什麼我應該在System Verilog中使用解壓向量？

    跟進this關於SV中打包和解包向量之間差異的問題，爲什麼我會想要使用解包向量？ 盒裝載體具有這些優勢解壓向量沒有： 您可以對其進行位運算 您可以對其進行算術運算 你可以將它們切片 您可以將它們複製作爲一個整體向量 你可以做任何事情，你可以用未包裝載體（據我所知） 解壓矢量對壓縮矢量有什麼優勢？
    system-verilog 2009-02-04

    1熱度

    3回答

    查找verilog中的所有依賴關係編譯

    我試圖便宜地準確預測構建流程的所有system-verilog依賴關係。過度預測依賴關係並找到一些不是sv依賴關係的verilog文件是可以的，但我不想錯過任何依賴關係。 我是否真的必須解析Verilog才能確定它的所有依賴關係？有tick-include預處理器宏，但這些tick-include似乎並沒有加載當前正在編譯的所有代碼。有一個SYSTEM_VERILOG_PATH環境變量。我是否需要
    verilog version-control system-verilog 2009-09-08

    3熱度

    2回答

    如何更改SystemVerilog隨機變量的概率分佈？

    這是爲SystemVerilog。我知道你可以在一組隨機變量選擇的值中指定值或值的範圍的權重，但是如果你想要一個好的高斯分佈呢？你怎麼寫這種約束？
    system-verilog 2010-05-18

    23熱度

    4回答

    包裝VS解壓矢量系統的Verilog

    看一些代碼，我保持系統的Verilog我看到的是這樣定義的一些信號： node [range_hi:range_lo]x; 和其他人都是這樣定義的： node y[range_hi:range_lo]; 據我所知，x被定義爲打包，而y被定義爲解壓縮。但是，我不知道這意味着什麼。 System Verilog中的壓縮和非壓縮向量有什麼區別？ 編輯：迴應@ Empi的回答，爲什麼要寫一個SV的
    vector system-verilog 2009-01-25
最新問題