yosys

0熱度

1回答

Yosys優化走環形振盪器上ice40 FPGA

我試着去實現一個簡單的環形振盪器的使用ice40 FPGA yosys（0.7）如下： module ringosc(input clkin, output out); (* keep="true" *) wire [100:0] ring; assign ring[100:1] = ~ring[99:0]; assign ring

fpga yosys ice40 2017-07-07

---

1熱度

1回答

如何使用IceStorm iCE40 FPGA流程運行合成後仿真

這是一個好的設計實踐，不僅可以驗證Verilog設計的定期預綜合（行爲）仿真，還可以使用後綜合仿真。調試模擬和硬件之間的不匹配時，這實際上是強制性的。用於iCE40 FPGA的開源IceStorm流程如何實現？

yosys 2017-07-18

---

1熱度

1回答

是否可以從AIGER輸出中刪除時鐘輸入變量？

考慮例如： read_verilog ./tests/simple/fsm.v synth -flatten -top fsm_test abc -g AND write_aiger -ascii -symbols hoho.aag 所得AIGER文件包含輸入變量clk，其被懸空。 是否可以避免在AIGER中引入這樣的時鐘輸入？ 謝謝。

yosys 2017-05-30

---

1熱度

1回答

yosys具有驗證功能的正式功能是什麼？

我試圖使用Yosys正式驗證功能以及Verific解析器。 與「read_verilog -formal」命令相比，yosys具有用於形式驗證的驗證功能的支持功能是什麼？ 例如，正式的代碼快速編譯與read_verilog的作品給了我一個錯誤「承擔財產」語法： 「上廣電指令不是時鐘敏感的使用時鐘指令不被支持。」 我不確定我是否應該以任何方式修改Verific庫標誌以使其支持更多功能，或者它不受支持

yosys 2017-07-19

---

0熱度

2回答

假設（）不適用於初始語句

對於https://i.imgur.com/NCUjYmr.png，爲什麼信號「復位」最初假定爲「1」？任何人都有任何想法，爲什麼假設不起作用？

verilog yosys 2017-12-18

---

0熱度

1回答

Verilog連接的手動操作

我想用Yosys來實現連接的合成後處理。即，我想在合成過程完成後手動操作Verilog模塊之間的連接。 我試着調查一段時間的代碼，我發現我需要創建一個實現我需要的確切功能的「Pass」結構的子類。 我需要找出如何操縱連接本身。所以，我需要知道「Design」結構是否包含用作工具輸入的Verilog設計表示。如果這是真的，我到底能在哪裏找到連接（哪些變量用於表示連接）？另外，如果我需要自動操作連接，

yosys 2017-09-16

---

0熱度

1回答

如何在Yosys的初始塊中分配RAM值？

我試圖用一個初始塊賦值給一個只讀推斷RAM： module rom ( input clk, input [5:0] addr, output reg [15:0] data); reg [15:0] mem [0:63]; initial begin mem[0] = 1; mem[1] = 2; end

verilog yosys 2017-06-14

---

0熱度

1回答

ICE40 up5k內部內置振盪器和ip的

我可以看到，icestorm支持ice40 ultra plus up5k fpga， 但該芯片內部有osc，有沒有我用過的例子？當然使用yosys，icestorm（opensource） 並且有一些例子，我可以使用IP構建，例如SPI，I2C，PWM？ 感謝

yosys ice40 2017-09-23

---

2熱度

1回答

Yosys中的原始碼

我正在使用YOSYS將Verilog轉換爲BLIF。輸入是一個電路（L_0_0），它只包含不是，或者基元和一些行爲鎖存代碼。 Here is my Verilog code 我使用的命令是： > read_verilog <file> > proc; opt; memory; opt; techmap; opt; > write_blif <file> 輸出文件包含$ _DFF_PN0_作

verilog yosys 2017-06-20

---

0熱度

2回答

Yosys邏輯循環虛假檢測

我一直在測試yosys的一些用例。 版本：Yosys 0.7 + 200（GIT SHA1 155a80d，GCC-6.3 6.3.0 -fPIC -Os） 我寫了一個簡單的塊，其格雷碼轉換爲二進制： module gray2bin (gray, bin); parameter WDT = 3; input [WDT-1:0] gray; output [WDT-1:0] bin;

yosys 2017-06-29

---