VHDL mux實現？

Question

是否可以實現具有多個控制信號的多路複用器？例如，我想要做這樣的事情：

with (sig1 & sig2) select 
output <= A when "00", 
B when "01", 
C when "10", 
D when "11", 
'0' when others; 

我知道我可以將它們分配到一個新的信號和使用，但是這件事情我想盡可能避免。

Answer 1

看到這，也許它可以幫助你

entity MUX is 
    port (a, i0, i1 : in bit; 
     o : out bit); 
end MUX; 

architecture behave of MUX is 
begin 
    process (a, i0, i1) begin 
    if a = '1' then 
     o <= i1; 
    else 
     o <= i0; 
    end if; 
end process; 
end behave; 

Answer 2

您需要啓用你的編譯器VHDL2008模式有它的工作。

另一種（也是2008年）：

muxing: process (sig1, sig2) is 
begin -- process muxing 
    case sig1 & sig2 is 
     when "00" => output <= '1'; 
     when "01" => output <= '0'; 
     when "10" => output <= '0'; 
     when "11" => output <= '1'; 
     when others => output <= '0'; 
    end case; 
end process muxing; 

如果你有你的編譯器沒有VHDL-2008模式它將失敗的

Array type case expression must be of a locally static subtype. 

或類似的投訴。

如果你的編譯器不能做成VHDL-2008兼容的，你必須創建一個類型，你可以用它來包圍sig1 & sig2明確地告訴編譯器該怎麼解決這個是怎麼回事：

subtype twobits is bit_vector(0 to 1); 

然後：

with twobits'(sig1 & sig2) select 
    output <= '1' when "00", 
    -- etc. 

或：

case twobits'(sig1 & sig2) is 
    when "00" => -- etc.