1
誰能告訴我如何爲圖像的DWT編寫verilog代碼並下載到fpga中。Verilog中的DWT（FPGA實現）
其實我的計劃是寫一個Verilog代碼進行醫學圖像的離散小波變換，任何人都可以框架的邏輯，或者如果有代碼你送我，請
我使用的Xilinx Virtex 2 PRO ..
A
回答
0
一般來說FPGA的編程軟件都帶有它們。根據製造商的不同，這些軟件包不同但大多數FPGA製造商（賽靈思，Altera等）都提供工具來編程芯片。
除此之外，有一些第三方工具： http://www.synopsys.com/Solutions/EndSolutions/FPGASolution/Pages/default.aspx
1
This one是VHDL而非Verilog的，但可能仍然至少提供一些啓示。
相關問題
- 1. EggOn FPGA實現在Android中
- 2. 如何拍照fpga和verilog
- 3. 推動型ABS FPGA實現
- 4. 蟒蛇鏈表FPGA實現
- 5. 蟒RSA FPGA實現與PKCS1
- 6. 在verilog中實現PIPO
- 7. Verilog FPGA之間的SPI通信
- 8. 使用Verilog代碼的FPGA存儲器
- 9. arm或mips核心在fpga中實現
- 10. Verilog，FPGA，使用單位寄存器
- 11. Verilog + FPGA：如果語句爲開關
- 12. TASM簡單的循環FPGA實現
- 13. Verilog Xilinx - FPGA板 - 無法實例化三個計數模塊的多個實例
- 14. Verilog中的Mealy和Moore實現
- 15. Verilog測試平臺實現
- 16. 如何讀取FPGA實現報告
- 17. 遞歸拉姆達FPGA實現++ 11
- 18. 在Verilog中實現定點乘法
- 19. 如何在verilog中實現randomize（）？
- 20. 在Verilog中實現FIR濾波器
- 21. 簡單的Verilog ALU實現，無輸出
- 22. fpga在verilog中將inout引腳分配給輸入引腳
- 23. beforeCreate功能FPGA實現的最佳實踐
- 24. Verilog的：「實例
- 25. 以FPGA的輸入時鐘到我的Verilog代碼
- 26. 具有浮點數的FPGA可綜合verilog代碼
- 27. 如何將使用Verilog的16 * 2 LCD（HD44780）連接到FPGA/CPLD？
- 28. Verilog：公共總線實現問題
- 29. 實現時序電路用Verilog
- 30. 在VHDL中爲FPGA實現以下操作/功能有多難？
其實我的項目是寫一個verilog代碼來執行醫學圖像的離散小波變換，任何人都可以構建邏輯，或者如果有代碼可以發送給我，請 – 2010-11-26 04:24:36
hm ...這個聲音非常像一個家庭作業/學校項目類型的東西，不是？ – 2010-11-27 00:38:16