爲什麼在標準的「SRL16E」實例化中使用「gen_srl16」？

Question

我有這段代碼片段。這是一個標準實例，但爲什麼使用gen_srl16？
我一直認爲SRL16E srl16e (...應該就夠了。

genvar i; 

generate 
for (i=0;i<WIDTH;i=i+1) 
begin : 
    gen_srl16 
    SRL16E srl16e(
      .Q(dataout[i]), 
      .A0(a[0]),.A1(a[1]),.A2(a[2]),.A3(a[3]), 
      .CE(write),.CLK(clk),.D(datain[i])); // CE -clock enable 
end 
endgenerate 

Answer 1

在這種情況下gen_srl16只是一個generate for-loop的名字。它與子模塊實例化無關。

繼Verilog的規格（IEEE Std 1800-2012，CH 27.4）：

產生循環塊產生結構可有名或無名的（...）如果產生塊而得名，它是一個宣言生成塊實例數組。該數組中的索引值是genvar在精化過程中所假定的值。這可以是一個稀疏數組，因爲genvar值不必形成連續的整數範圍。即使循環生成方案不生成生成塊的實例，也會將該數組視爲已聲明。