VHDL中的變量和常量

Question

其中關鍵字必須在VHDL編碼中使用變量和常量，我意識到它們的範圍，但無法確定何時必須使用哪一個？

Answer 1

使用Variable當您要更改（修改）您聲明的數量時，Constant當您不需要時。或者如果你想改變它，並且它在不同的進程，端口或組件之間共享。

但請記住，Signal有different update semantics，避免在任何語言的進程之間共享變量時可能發生的危險和錯誤。

Answer 2

Brian是正確的。僅對變化的數據使用變量。常量（正如其名稱所示）適用於不會更改的數據。一般來說，我不建議初學者使用VHDL使用變量，因爲它們可以以不同於預期的方式進行合成。我會建議堅持信號來保存你的動態數據。

變量在分配時立即更新。信號採取一個時鐘週期，如果他們是在一個連續過程或立即更新，如果他們在一個組合件的

瞭解更多關於variables vs. signals in VHDL

代碼