如何在Modelsim或Xilinx ISE項目導航器中測量Verilog模塊的時序

Question

我設計了一個使用半加器模塊的4位進位預測加法器。然後我設計了另一個使用功能Verilog描述的4位進位預測加法器。第二個應該是更快。我怎樣才能驗證這一點？有沒有方法可以查看模塊在Modelsim或Xilinx ISE Project Navigator中的運行速度？

Answer 1

要獲得ISE中的彙總時間報告，您可以運行「工具設計>放置&路徑>生成後期安排&路由靜態時序」。然後進入「設計摘要>詳細報告>後期靜態時序報告」。

這會告訴你至少是你設計中最慢的路徑和整體速度。如果您需要更多詳細信息，可以查看ISE Timing菜單，或查看「trce」命令行工具。