目前,我嘗試開發自己的VHDL技巧,因此我使用Sigasi插件來編寫一些VHDL代碼。 Sigasi是一個偉大的工具,但有一件事情,這是困擾着我,雖然。不斷地,Sigasi在流程定義中拋出關於不完整敏感列表的警告,這從我的觀點來看是不合理的。一個例子是具有相應體系結構的以下實體。這是一個環移位的描述寄存器 library ieee;
use ieee.std_logic_1164.all;
u
所以,我創建了VHDL中組件的分層設計。目前的頂級實體如下。 library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
--This component takes 2 numbers written in scientific notation and returns the same numbers wit