如何使用默認的模塊，如M2_1 MUX或FD觸發器賽靈思的Verilog？

Question

我能夠在賽靈思示意像M2_1 MUX使用這些默認模塊，FD觸發器等

在verilo克我可以能夠使用僅基本柵極像和，或，不是，xor等

但是我可以在verilog中使用這些內置的多路複用器（M2_1）或Flipflop（FD）嗎？，因爲如果我使用行爲的代碼，有可能是在大綱或Xilinx公司的某些情況下合成差。另外我想使用系統級設計。

請幫我解決這個問題。 我是否需要包含任何圖書館才能訪問此內置門（內置門）？

請給我提供的示例代碼。我想直接實例這些（多路複用器和RS觸發器）的在的Verilog就像和，或等

Answer 1

是你可以用Verilog使用它們。 Xilinx提供瞭如何做到用戶指南，它(example for 7 series here)

，我已經給鏈接提供FDCE觸發器的例子如（第131頁）用戶指南：

// FDCE:Single Data Rate D Flip-Flop with Asynchronous Clear and 
// Clock Enable (posedge clk). 
// 7 Series 
// Xilinx HDL Libraries Guide, version 2012.2 
FDCE #(
    .INIT(1'b0) 
    // Initial value of register (1'b0 or 1'b1) 
) 
FDCE_inst 
(
    .Q(Q), 
    // 1-bit Data output 
    .C(C), 
    // 1-bit Clock input 
    .CE(CE), 
    // 1-bit Clock enable input 
    .CLR(CLR), 
    // 1-bit Asynchronous clear input 
    .D(D) 
    // 1-bit Data input 
); 
// End of FDCE_inst instantiation