替換賽靈思中的Block ROM IP（語言：Verilog）

Question

我使用Block ROM IP（在Xilinx中）存儲值，然後按照要求通過提取和處理來處理它們。現在我想通過測試平臺使用相同的值，以便ROM中的這些存儲值不會顯示資源利用率。簡而言之，我希望通過測試平臺提供輸入並逐一讀取值，就像我通過更改地址和提取像素一樣。

Answer 1

把BlockRom內翻譯的pragma：關之間和意願字面上從合成（和隨後的）工具的眼中除去

//synthesis translate_off 
    // The comments in off and on are needed. 
    // Place our simulation block here (not in comments). 
//synthesis translate_on 

的代碼。

UG901有更多的細節。