如何在Verilog中聲明4位數組

Question

我需要一個數組來保存4位數。它既不是輸入也不是輸出，只是計算所需的中間值。這將如何宣佈？

Answer 1

對於合成，你會使用一個寄存器或線，這取決於你需要它的東西。

reg [3:0] my_reg; 

或

wire [3:0] my_wire; 

如果你將處於始終塊使用該值，則需要將其聲明爲一個reg。

如果您將它用於組合邏輯，而不是在always塊內部，則應將其聲明爲導線。這將與分配語句或端口列表一起使用。

Answer 2

你是說你需要一個變量？

reg [3:0] mynumber;