cpu-cache

    1熱度

    3回答

    TLB物理尋址沒有任何意義，我

    我讀，以簡單的方式，怎樣的TLB工作，我不明白的地方： 的TLB引用物理內存地址在其表。它可能位於CPU和CPU高速緩存之間，CPU高速緩存和主存儲器之間或多級高速緩存的級別之間。 放置確定緩存是使用物理還是虛擬 尋址。如果緩存虛擬尋址，請求將直接從CPU發送到緩存，並且僅在 緩存未命中時訪問TLB。如果高速緩存是物理地址，則CPU會對每個內存操作執行TLB 查找，並將生成的物理地址 發送到高速緩
    memory cpu cpu-architecture tlb cpu-cache 2013-03-14

    0熱度

    1回答

    Infinispan二級緩存自定義驅逐策略

    我打算使用infinispan作爲我的Hibernate應用程序二級緩存。我的所有實體都有一個生命週期屬性[新建 - >運行 - >完成]。最初我的實體處於新狀態，當時間流逝時，它會移動到其他狀態。 在實體生命週期屬性狀態到達完成狀態時，我只想從緩存中驅逐實體。就像我的理解一樣，Infinispan不支持定製驅逐策略。什麼是處理我的情況的最佳方式？
    hibernate jboss infinispan cpu-cache 2013-03-26

    4熱度

    1回答

    Core i7中每核心L2和L3之間的互連

    英特爾核心i7具有單核L1和L2高速緩存以及大型共享L3高速緩存。我需要知道什麼樣的互連將多個L2連接到單個L3。我是一名學生，需要編寫緩存子系統的粗略行爲模型。 它是一個交叉開關嗎？一輛公共汽車？戒指？我遇到的參考文獻提到了緩存的結構細節，但是沒有一個提到存在哪種片上互連。 感謝， -neha
    x86 computer-architecture cpu-cache 2013-02-07

    3熱度

    1回答

    cpu緩存如何處理大內存對象？

    方案： 高速緩存（L1）的大小（CS）：32kB的 線尺寸（LS）：64B 關聯性（A）：8 集大小（SS）： 512B（A * LS） 套（S）：64（C/SS） 讀/寫的對象（O）的尺寸比LS 假設更大（如果無效指正）： 虛擬內存塊（容量4KB（SS * A的）表示爲B）以模似方式映射到集。換句話說，地址0x0 : 0xFFFF（塊索引（BI）0）被映射到集合0,0x1000 : 0x1FFF
    optimization cpu-cache 2013-02-07

    1熱度

    1回答

    錯誤在性能預測時間

    我已經使用這個方程，以獲得執行時間方程： Execution time = Cpu time + memory time 然後， Execution time = (#instructions * average instruction execution time) + (Misses Cache l1 * latency L2) + (Misses Cach
    c performance architecture cpu-architecture cpu-cache 2013-02-10

    0熱度

    1回答

    手動刷新直寫式高速緩存

    如果手動刷新CPU高速緩存（如果它作爲直寫式高速緩存實現），是否有意義？
    cpu-cache 2013-04-08

    3熱度

    1回答

    高速緩存跨越的作用，同時刷新CPU緩存

    我知道，CPU緩存的跨度值可以等於或大於緩存線的大小，但我不明白爲什麼需要跨度值？ CPU高速緩存何時將具有比高速緩存行大小更大的步長值？ 什麼時候實際使用了步幅值？沖洗時是否？ 我已經搜索了很多關於CPU緩存跨度的更多信息，但是找不到太多信息。
    cpu-cache 2013-04-09

    0熱度

    1回答

    測量訪問遠程緩存的週期

    如何測量訪問共享遠程緩存所花的週期，比如說L3。我需要在系統範圍內以及爲每個線程獲取此緩存訪問信息。是否有任何特定的工具/硬件要求？或者，我可以使用任何公式得到花了時間間隔週期的近似值
    multithreading shared-memory computer-architecture cpu-cache 2013-02-25

    1熱度

    1回答

    缺少CUDA在線PTX約束爲8個變量信以禁用L1緩存爲8位變量（布爾）

    介紹 在this question我們可以學習如何禁用L1緩存爲一個單個可變。 這裏是公認的答案： As mentioned above you can use inline PTX, here is an example: __device__ __inline__ double ld_gbl_cg(const double *addr) { double return_value;
    cuda inline-assembly cpu-cache type-constraints ptx 2013-01-10

    8熱度

    2回答

    現代處理器（如i7）是否會遵循指針並在迭代列表中預取數據？

    我想學習如何編寫更好的利用CPU緩存的代碼。使用連續內存似乎是理想的情況。話雖這麼說，我如果有可以與非連續的內存進行類似的改進好奇，但指針數組遵循，如： struct Position { int32_t x,y,z; } ... std::vector<Position*> posPointers; ... updatePosition() { for (uint3
    c++ performance caching pointers cpu-cache 2013-03-02
最新問題