從Systemc轉換到VHDL或VERILOG

Question

我設計了一個使用RTL SystemC庫的電路。這個電路工作正常，我可以正確模擬它。現在我想將它部署到FPGA中，並且正在尋找一種方法將我的systemc代碼轉換爲vhdl或verilog，以便在Xilinx ISE中使用它。

有沒有辦法做到這一點？或者我必須再次進行所有的編程，但這次是用VHDL？

Answer 1

可能是的，你必須克隆現有的VHDL設計 - 當然，如果你必須使用ISE。但首先應該考慮Vivado。然而，假設你的模擬器理解VHDL和System C，這將是直截了當的，因爲你可以將VHDL放入現有的測試平臺並驗證其正確的功能，從而至少可以重複使用至少一半的proglamming。

據推測，您可以使用System C版本作爲精確的規格;把它轉換成VHDL應該是一個非常簡單的過程。