我有一個問題,關於我在工作的AGC/SPI控制器的奇怪行爲。它在Verilog中完成,針對Xilinx Spartan 3e FPGA。控制器是依靠外部輸入啓動的FSM。 FSM的狀態存儲在state_reg中,未被明確初始化,因爲我認爲未初始化的寄存器將默認爲零。當我實施控制器時,FSM不會運行。監測SPI總線我沒有觀察到任何活動。爲了監控FSM,我將state_reg路由到一個輸出總線,該輸出
我正在做一些遞歸解析。 目前我有一個假的堆棧,在那裏我爲我的有限狀態機存儲狀態,所以當我遞歸地向下鑽取時,我推入了我所處的狀態,稍後在完成處理遞歸位文本後彈出它。 難道是快有一個「狀態ID」棧,如: int* stack = 0
int top = 0;
// ...
// drill down bit
if (stack == 0)
stack = (int*)malloc(S