sequential

    1熱度

    1回答

    連續讀取文件會導致隨機盤尋找？

    我的印象是順序掃描文件實際上是磁盤上的順序查找。不過，我最近讀到文件系統可能不會在磁盤上連續寫入文件塊。如果inode用作映射，並且每個塊都是通過跟隨塊指針獲得的，我想知道文件系統檢索文件塊的實際機制是否實際上是順序的？ 如果答案是依賴於文件系統，那麼引用一些主要的文件系統會很好。 謝謝。
    file filesystems disk sequential 2016-08-08

    0熱度

    1回答

    組合電路的工作頻率是否比時序電路少？

    我設計了一種算法-Sha3算法2種方式 - 組合式 和順序。 時鐘合成時序設計給出設計摘要如下 最小時鐘週期1.275 ns和最大頻率784.129 MHz。 雖然組合一個被設計成沒有時鐘，並已放輸入和輸出寄存器之間是給合成報告 最小時鐘週期1701.691 NS和最大頻率0.588兆赫。 所以我想問的是，組合的頻率會比順序的頻率低嗎？ 就理論而言，組合設計應該比順序更快。但是我獲得順序的模擬結果
    fpga xilinx sequential digital flip-flop 2016-05-02

    0熱度

    1回答

    信號語句必須使用<=將值賦給信號

    我在下面的代碼的表達式「individuos（x）：= cout」中出現了這個錯誤。我試圖做的是分配給每個個人陣列一個不同的隨機「cout」輸入順序。如果我將表達式更改爲「individuos < = cout」，它將對所有「個人」指定相同的「cout」，如果我使用assert函數構建順序語句，也會發生同樣的情況。我該如何解決？ library IEEE; use IEEE.STD_LOGIC_
    vhdl sequential 2015-12-09

    4熱度

    2回答

    查找不按順序記錄

    我們公司向我們的承包商簽發票據簿，我們跟蹤書籍和書籍內的單張票（每本書25本），以確保沒有任何遺漏。我們的書是數字，書中的個別門票也是如此。這本書與書中第一張票相同。例如，票務簿101將包含票證101-125，票證126將包含票證126-150等等...... 每個承包商將收到一本書，並且他們必須按順序使用他們的票。如果一個承包商有101本書，他們必須按照101,102,103等順序使用這些票..
    sql sql-server sequential 2016-05-12

    0熱度

    1回答

    SQL存儲過程按順序等待並執行

    我有一個存儲過程，它讀取狀態爲x的行的ID，然後立即將該行ID設置爲狀態y。 由於這個存儲過程被多個客戶端應用程序調用，不知怎的，相同的值被返回，而實際上它的執行不應該在狀態x中找到任何值。 我沒有使用任何東西，而是在開始事務/提交中包裝動作。 粗糙例如： Begin Transaction IF (@Param = '2') -- all BEGIN @resultID
    sql sql-server stored-procedures locking sequential 2015-11-04

    -1熱度

    1回答

    閱讀hadoop順序文件格式沒有hadoop罐子

    我們有沒有辦法可以讀取hadoop sequentialFile格式沒有hadoop罐子？ 這個問題背後的原因： 我使用HDFS作爲暫存環境，以保持附加到Octet-Stream類型的現有文件並寫爲sequentialFile格式。但是當我閱讀時，我想閱讀它作爲正常的binaryStream，而不使用哈託罐。 這可能嗎？
    java sequential 2016-07-12

    1熱度

    2回答

    使用arulesViz繪製arulesSequences的輸出？或者，將類序列對象強制轉換爲規則的方法？ （arulesSequence，R）

    有沒有一種方法可以使用arulesSequence的ruleInduction輸出使用arulesViz？或者是否有辦法強制/將序列規則輸出（類sequencerules）轉換爲類規則，所以我可以使用arulesViz？ 目標：我有興趣使用本文中回顧的一些可視化選項，特別是「圖表」選項（https://cran.r-project.org/web/packages/arulesViz/vignet
    r data-mining sequential arules 2016-05-31

    0熱度

    1回答

    VHDL - 我必須在每個順序過程中使用相同的時鐘信號嗎？

    我有一個合成VHDL代碼的大問題。我剛剛退出FPGA設計。 我有多個連續的過程，和某些進程的時鐘是別人的結果，就像下面的代碼： process(clk_100MHz) begin if(clk_100MHz'event and clk_100MHz = '1') then clk_divider_4 <= clk_divider_4 + 1; cl
    vhdl clock fpga timing sequential 2016-02-26

    0熱度

    2回答

    線性搜索的平均情況

    我有一個元素A1，A2，...，An的數組。 用戶搜索每個元素的概率是P1，P2，...，Pn。 如果元素重新排列，算法的平均情況會改變嗎？ 編輯：我發佈了這個問題，它出現在我的考試中。
    algorithm search linear sequential 2016-03-01

    0熱度

    1回答

    Verilog的循環順序爲我創建了一個模塊循環

    的每個迭代是這樣的： module testX(input [6:0]n, input [6:0]offset, output result); 我要運行該模塊增加了偏移，直到結果返回特定的條件。當我使用循環時，代碼被編譯，所以所有迭代都像通常的合成代碼一樣同時運行。 我想讓testX使用FPGA的所有資源，然後通過多次更改偏移循環來實現大規模並行應用程序。 我明白根據this source，
    loops asynchronous verilog sequential 2016-03-06
最新問題