如何管理VHDL測試臺的復位信號？

Question

我應該運行一個非常簡單的VHDL測試平臺。 我的組件都有一個復位信號，使寄存器設置爲0，其他組件正確初始化......但如果我只在第一個時鐘週期重置所有組件中創建一個共同的信號，我怎麼能告訴那個信號在第一個時鐘週期後下降並且再也不會起來了？

我知道這是一個愚蠢的問題，但是，你會怎麼辦????????謝謝。

Answer 1

reset <= '1', '0' after 10 ns;